x86: fdt: Create basic .dtsi file for coreboot
This contains just the minimum information for a coreboot-based board. Signed-off-by: Stefan Reinauer <reinauer@chromium.org> Signed-off-by: Gabe Black <gabeblack@chromium.org> Signed-off-by: Simon Glass <sjg@chromium.org>
This commit is contained in:
parent
ba74a0ffcb
commit
2712f08898
|
@ -0,0 +1,16 @@
|
||||||
|
/include/ "skeleton.dtsi"
|
||||||
|
|
||||||
|
/ {
|
||||||
|
aliases {
|
||||||
|
console = "/serial";
|
||||||
|
};
|
||||||
|
|
||||||
|
serial {
|
||||||
|
compatible = "ns16550";
|
||||||
|
reg-shift = <1>;
|
||||||
|
io-mapped = <1>;
|
||||||
|
multiplier = <1>;
|
||||||
|
baudrate = <115200>;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
};
|
|
@ -0,0 +1,13 @@
|
||||||
|
/*
|
||||||
|
* Skeleton device tree; the bare minimum needed to boot; just include and
|
||||||
|
* add a compatible value. The bootloader will typically populate the memory
|
||||||
|
* node.
|
||||||
|
*/
|
||||||
|
|
||||||
|
/ {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <1>;
|
||||||
|
chosen { };
|
||||||
|
aliases { };
|
||||||
|
memory { device_type = "memory"; reg = <0 0>; };
|
||||||
|
};
|
|
@ -1,5 +1,7 @@
|
||||||
/dts-v1/;
|
/dts-v1/;
|
||||||
|
|
||||||
|
/include/ "coreboot.dtsi"
|
||||||
|
|
||||||
/ {
|
/ {
|
||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <1>;
|
#size-cells = <1>;
|
||||||
|
@ -10,19 +12,11 @@
|
||||||
silent_console = <0>;
|
silent_console = <0>;
|
||||||
};
|
};
|
||||||
|
|
||||||
aliases {
|
gpio: gpio {};
|
||||||
console = "/serial@e0401000";
|
|
||||||
};
|
|
||||||
|
|
||||||
serial@e0401000 {
|
serial {
|
||||||
compatible = "ns16550";
|
reg = <0x3f8 8>;
|
||||||
reg = <0xe0401000 0x40>;
|
clock-frequency = <115200>;
|
||||||
id = <1>;
|
|
||||||
reg-shift = <1>;
|
|
||||||
baudrate = <115200>;
|
|
||||||
clock-frequency = <4000000>;
|
|
||||||
multiplier = <1>;
|
|
||||||
status = "ok";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
chosen { };
|
chosen { };
|
|
@ -0,0 +1,24 @@
|
||||||
|
/dts-v1/;
|
||||||
|
|
||||||
|
/include/ "coreboot.dtsi"
|
||||||
|
|
||||||
|
/ {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <1>;
|
||||||
|
model = "Google Link";
|
||||||
|
compatible = "google,link", "intel,celeron-ivybridge";
|
||||||
|
|
||||||
|
config {
|
||||||
|
silent_console = <0>;
|
||||||
|
};
|
||||||
|
|
||||||
|
gpio: gpio {};
|
||||||
|
|
||||||
|
serial {
|
||||||
|
reg = <0x3f8 8>;
|
||||||
|
clock-frequency = <115200>;
|
||||||
|
};
|
||||||
|
|
||||||
|
chosen { };
|
||||||
|
memory { device_type = "memory"; reg = <0 0>; };
|
||||||
|
};
|
Loading…
Reference in New Issue